ASIC UltraShuttle MPW Program (BaySand のシャトルビジネス紹介)

​BaySand Multi Project Wafer Program (ASIC UltraShuttle)​ 紹介

​BaySand (ベイサンド) のASIC UltraShuttle Multi Project Wafer (MPW) programは、高品質で検証済、完全なテスト済のASICをご提供します。
このプログラムは確立された設計フローとその手法を使用しており、お客様は特別なEDAツールを使用することがなく、ツールの専門知識もライセンス費用も不要で​す。
​この設計手法はBaySandの十分に実証されたスタンダードセルライブラリと実証済のIPを使用しており、RTLサインオフとなります。
(Design for Testability (DFT)、Automatic Test Pattern Generation (ATPG)、フルスキャン、JTAG、BIST、フィジカルインプリメンテイションはBaySandにて実施します。)
​ASIC UltraShuttle MPWは、FPGAからのASIC化を最小限のリスクで実施でき、短納期開発、開発コスト削減を実現します。 ​

シャトル用マスタースライス

項目
内容
型番
mcFG65L-5
プロセス
65nm
ゲート数
600k ゲート
※ユーザーロジックは 400K ゲートまで
メモリ
936Kビット (= M9K Memory x 104個)
パッケージ
BGA484 (23x23mm、1mm ピッチ、ワイヤ—ボンド、242 ユーザー IO)
PLL
4 pcs

作業分担

お客様の作業

  • BaySand IP を含んだ RTL または Netlistの作成
  • タイミング制約の作成
  • テープアウト前のデザインレビューとサインオフ

BaySand の作業

  • RTL サインオフからチップまでのバックエンド作業
    • 論理合成
    • DFT、ATPG、BIST
    • レイアウトとタイミング収束
  • 製造
    • マスク、ウェハ—工程
    • パッケージ、テスト工程
  • 100個のチップ提供 (テープアウトから8週)

従来のシャトルサービスに対するアドバンテージ

BaySand ASIC UltraShuttle のアドバンテージ

RTL サインオフ
  • 最先端のメソトロジとデザインフローを使用
  • お客様のEDAツールでの作業を軽減 (豊富な経験は不要)
  • BaySandがバックエンド作業を実施
  • DFT、ATPG、BISTを含む
  • BaySandの専用シャトルを使用
  • FPGAからの置き換えが容易
完全にテストされたパッケージでの部品供給
  • メジャープロバイダによるパッケージ化とテストの実施
  • お客様は RTL デザインの検証に注力可能
  • 量産可能なテストの実施
IPの提供
  • 無償で利用可能なPLL、RAM、IO等の標準IP
  • パートナーのIPも提供可能
  • テスト/実証済みのIP
低価格(複数デザインでマスクをシェア)
  • 低リスク
  • 低価格で実シリコン作成が可能
TAT の短縮
  • テープアウトから8週

量産に対応したデザイン – BaySand は量産への移行についてもサポート可能 !!

ASIC UltraShuttle v.s. 従来の Multi Project Wafer プログラム