セイコーエプソン｜ASICの紹介
2021年には、高耐圧/大電流対応製品をASIC開発手法でご提供できるDMOS-ASICをラインナップにお客様の課題解決に貢献していきます。
関連商品・技術情報
商品基礎情報
ASICラインナップ
ゲートアレイ/エンベデットアレイ/スタンダードセルのラインナップに高耐圧・大電流に対応したDMOS+ASICの新シリーズをラインナップに加え様々なASICソリューションでお客様の低消費電力、小型・薄型、短納期にマッチする製品を提供いたします。
ゲートアレイ
エプソンのゲートアレイは電源、信号配置を自由に設定できるため、既存品の置換えにも最適です。2012年にはお客様のご要求にお応えし、0.35µmプロセスで5V単一電源を対応するS1L5V000シリーズを新規に開発、集積度と消費電力の改善にも貢献します。
| シリーズ名 | S1L60000シリーズ |
|---|---|
| 特長 | 超高集積（0.25µm CMOS3 層/ 4 層配線プロセス採用） 高速動作（内部ゲート遅延 2.5V 時 107ps 2 入力 NAND Typ.） 駆動能力（IOL=0.1, 1, 3, 6, 12mA/3.3V 時, IOL=0.1, 1, 3, 6, 9,18mA/2.5V 時,IOL=0.05, 0.3, 1, 2, 3, 6mA/2.0V 時, IOL=0.045, 0.27, 0.9, 1.8, 2.7, 5.4mA/1.8V 時） RAM（同期型、非同期型）, PLL, 各種マクロセル搭載可能 |
| 遅延時間 | tpd=107ps（2.5V時, F/O=1,標準配線負荷） tpd=270ps（2.5V時, F/O=2, 標準配線負荷） tpd=1600ps（2.5V時, CL=15pF） |
| I/Oレベル | CMOS、LVTTL、PCI-3.3V |
| 入力モード | CMOS、LVTTL、プルアップ／プルダウン、シュミット、レベルシフタ、Fail-safe、Gated |
| 出力モード | ノーマル、オープンドレイン、3ステート、双方向、レベルシフタ、Fail-safe、Gated |
| シリーズ名 | S1L50000シリーズ |
|---|---|
| 特長 | 高集積（0.35µm CMOS2 層/ 3 層/ 4 層配線プロセス採用） 高速動作（内部ゲート遅延 3.3V 時 0.14ns 2 入力 Power-NAND Typ.） 低消費電力（内部セル3.3V 時0.7µW/MHz/BC） 駆動能力（IOL=0.1, 1, 3, 8, 12, 24mA, PCI/5.0V 時, IOL=0.1, 1, 2, 6, 12mA, PCI/3.3V 時,IOL=0.1, 0.5, 1, 3, 6mA/2.5V 時, IO L=0.05, 0.3, 0.6, 2, 4mA/2.0V 時） RAM（非同期型）, PLL, 各種マクロセル搭載可能 |
| 遅延時間 | tpd=0.14ns（3.3V 時,F/O=2, 標準配線負荷）、0.21ns（2.0V 時,F/O=2, 標準配線負荷） tpd=0.38ns (5.0V 時,F/O=2, 標準配線負荷)レベルシフタ、0.4ns (3.3V 時,F/O=2,標準配線負荷)、1.3ns（2.0V 時,F/O=2,標準配線負荷） tpd=2.12ns (5.0V 時)レベルシフタ、2.02ns (3.3V 時) 、3.9ns（2.0V 時）、CL=15pF |
| I/Oレベル | CMOS、LVTTL、PCI-5V、PCI-3.3V |
| 入力モード | LVTTL、CMOS、プルアップ／プルダウン、シュミット、Fail-safe、Gated |
| 出力モード | ノーマル、オープンドレイン、3 ステート、双方向、Fail-safe、Gated |
| シリーズ名 | S1L5V000シリーズ |
|---|---|
| 特長 | 高集積（0.35µm CMOS2 層/ 3 層/ 4 層配線プロセス採用） 高速動作（内部ゲート遅延：5.0V時 0.19ns、3.3V時 0.29ns、2入力Power-NAND Typ.） 低消費電力（内部セル：5.0V時 1.3uW/MHz/BC、3.3V時 0.54uW/MHz/BC） 駆動能力（IOL=0.1, 1, 3, 8, 12mA/5.0V時、IOL=0.1, 1, 2, 6, 10mA/3.3V時） |
| 遅延時間 | tpd=0.19ns(5.0V時、F/O=2、標準配線負荷)、 tpd=0.29ns(3.3V時、F/O=2、標準配線負荷) tpd=0.45ns(5.0V時、F/O=2、標準配線負荷)、tpd=0.55ns(3.3V時、F/O=2、標準配線負荷) tpd=2.07ns(5.0V時)、 tpd=2.95ns(3.3V時)、CL=15pF |
| I/Oレベル | CMOS、TTL 、LVTTL |
| 入力モード | TTL、LVTTL、CMOS、プルアップ／プルダウン、シュミット、Fail-safe、Gated |
| 出力モード | ノーマル、オープンドレイン、3ステート、双方向、Fail-safe、Gated |
エンベデッドアレイ
エンベデッドアレイは、スタンダードセル、ASSP等の特定用途向ハードマクロを搭載し、かつお客さまの回路をSea of Gateで実現、混載可能なセミカスタムICです。
高集積・高機能セルのハードマクロ化により、システムオンチップが可能であり、ロジック部の Sea of Gate 化により配線工程以後は、ゲートアレイと同等の開発期間を実現します。
また、LSIの下地（ベースバルク）の再利用が可能で、ロジック部のみの変更であれば、ゲートアレイと同等の開発期間で改変が行えます。
| シリーズ名 | S1X80000シリーズ |
|---|---|
| 特長 | 高集積（0.15μm CMOS 4/5層配線プロセス採用、74Kゲート/mm2） 高速動作（内部ゲート遅延：33ps/1.8V、2入力NAND Typ.） 電源電圧選択可能 単一電源動作（1.8V、LDO内蔵による3.3V） 2電源動作（I/O：3.3V/内部：1.8V） 低消費電力（内部セル：0.063μW/MHz/gate、2入力NAND標準/1.8V） 駆動能力（IOL=2,4,8,12mA/3.3V） |
| マクロセル | RAM、PLL、LVDS、RSDS、各種マクロセル搭載可能 |
| パッケージ | QFP48～256ピン、PBGA、PFBGA、QFN |
| シリーズ名 | S1X60000シリーズ |
|---|---|
| 特長 | 高集積（0.25μm CMOS 3/4/5層配線プロセス採用、搭載ゲート数：最大250万ゲート） 高速動作（内部ゲート遅延：107ps/2.5V、2入力Power NAND Typ.） 電源電圧選択可能 単一電源動作（2.0V、2.5V） 2電源動作（I/O：3.3V/内部：2.5V、I/O：3.3V/内部：2.0V） 低消費電力（内部セル：0.18μW/MHz/gate、2入力NAND標準/2.5V） 駆動能力（IOL=0.1,1,3,6,12,24mA/3.3V時、IOL=0.1,1,3,6,12,24mA/2.5V時、IOL=0.05,0.3,1,2,4,8mA/2.0V時） |
| マクロセル | RAM、ROM、Flash、MCU、PLL、LVDS、RSDS、各種マクロセル搭載可能 |
| パッケージ | QFP48～256ピン、PBGA、PFBGA、QFN |
| シリーズ名 | S1X50000シリーズ |
|---|---|
| 特長 | 高集積（0.35μm CMOS 3/4層配線プロセス採用） 高速動作（内部ゲート遅延：150ps/3.3V、2入力Power NAND Typ.） 電源電圧選択可能 単一電源動作（2.0V、2.5V、3.3V） 2電源動作（I/O：5.0V/内部：3.3V、I/O：3.3V/内部：2.5V、I/O：3.3V/内部：2.0V） 低消費電力（内部セル：0.37μW/MHz/gate、2入力NAND標準/3.3V） 駆動能力（IOL=0.1,1,3,8,12,24mA/5.0V時、IOL=0.1,1,2,6,12mA/3.3V時、IOL=0.1,0.5,1,3,6mA/2.5V時、IOL=0.05,0.3,0.6,2,4mA/2.0V時） |
| マクロセル | RAM、ROM、Flash、MCU、PLL、アナログセル、LVDS、RSDS、各種マクロセル搭載可能 |
| パッケージ | QFP48～256ピン、PBGA、PFBGA、QFN、WCSP |
| シリーズ名 | S1X5V000シリーズ |
|---|---|
| 特長 | 高集積（0.35μm CMOS 2/3/4層配線プロセス採用） 高速動作（内部ゲート遅延：0.19ns/5.0V、0.29ns/3.3V、2入力Power NAND Typ.） 低消費電力（内部セル：1.3μW/MHz/gate/5.0V、0.54μW/MHz/gate/3.3V、2入力NAND Typ.） 駆動能力（IOL=0.1,1,3,8,12mA/5.0V時、0.1,1.2,6,10mA/3.3V時） |
| マクロセル | RAM、ROM、Flash、MCU、PLL、アナログセル、LVDS、RSDS、各種マクロセル搭載可能 |
| パッケージ | QFP48～256ピン、PBGA、PFBGA、QFN、WCSP |
スタンダードセル
スタンダードセルは、最適設計された内部ロジックセルとROM・RAMなどのメモリ、CPU周辺やアナログ回路の1チップ化を可能にするセミカスタムICです。ゲートアレイに比べて設計の自由度が高く、高機能・高集積であり、お客さまの求める最適化されたシステムLSIを実現します。
これによって製品の小型化、低消費電力化に大きく貢献しております。
| シリーズ名 | S1K80000シリーズ |
|---|---|
| 特長 | 高集積（0.15µm CMOS 4/5層配線プロセス採用、154Kゲート/mm2） 高速動作（内部ゲート遅延：39ps/1.8V, 2入力NAND Typ.） 電源電圧選択可能 単一電源動作（1.8V, LDO内蔵による3.3V） 2電源動作 （I/O : 3.3V/内部 : 1.8V） 低消費電力（内部セル : 0.039μW/MHz/gate, 2入力NAND標準/1.8V） 駆動能力（IOL=2,4,8,12mA/3.3V） |
| マクロセル | RAM、PLL、LVDS、RSDS、各種マクロセル搭載可能 |
| パッケージ | QFP48～256ピン, PBGA, PFBGA, QFN |
DMOS-ASIC
DMOS+ASICは、基板の面積を占有している電力用半導体素子、専用IC、高耐圧・電流部を1チップ化することで、部品点数削減・省電力化・故障率低下を可能にするセミカスタムICです。用意されたIPを組み合わせることにより、フルカスタムICに比べ開発期間の短縮、開発費の削減が可能になります。