GOWIN FPGAを使用した MIPI PHY ソリューション
この記事では、GOWINセミコンダクター社のFPGAを使用したMIPI PHYソリューションの概要をご紹介し、お客様のMIPIアプリケーションのために最適な GOWIN FPGAを選択していただくことを目的としています。
商品基礎情報
MIPI とは？
MIPIとは、Mobile Industry Processor Interface の略で 、スマートフォン、タブレット、ラップトップなどのモバイル機器のインターフェースに関する標準規格が定義されています。 MIPI はビジネス アライアンスである MIPI Alliance によって開発され管理されています。
GOWINセミコンダクター社は MIPI Alliance のメンバーに加入しています。
従来、MIPI はモバイルアプリケーションでの用途が想定されていましたが、高解像度のイメージ センサーやディスプレイが AI、IoT、自動車、産業機器、医療機器に導入されるケースが増えるにつれ、MIPI への関心はモバイルアプリケーションに限らず広がってきています。
MIPIスタンダードでは、MIPI D-PHY®、C-PHY®、M-PHY®、および A-PHY® の 4 つの固有の物理 (PHY) 層仕様を定義しています。
GOWIN MIPI PHY ソリューションの概要
GOWINセミコンダクター社は 既に量産されている LittleBee (GW1Nx) および、Arora (GW2Ax) デバイスの両方で、MIPI D-PHYソリューションを提供しています。
特に、新しい製品である Arora-V ファミリ FPGA (GW5Ax) は MIPI C-PHY ハードIPをサポートしたFPGAです。
以下は GOWIN FPGAがサポートするMIPI PHY (ソフト/ハード）の仕様概要です。
| デバイス | タイプ | D-PHY RX | D-PHY TX | C-PHY RX | C-PHY TX | 備考 |
| GW1Nx | ソフトIP (GPIOベース) |
全て ~ 1.2 Gbps |
全て ~ 1.2 Gbps |
n/a | 全て ~ 1.0 Gsps* |
C7スピードグレード以上で最大レートをサポート |
| ハードIP | GW1N-LV2 のみ ~ 2.0 Gbps |
n/a | n/a | n/a | 1コア, 4レーン | |
| GW5Ax 138K/75K |
ソフトIP (GPIOベース) |
~ 1.5 Gbps | ~ 1.6 Gbps | ~ 0.8 Gsps* | ~ 1.0 Gsps* | ー |
| ハードIP | ~ 2.5 Gbps | n/a | n/a | n/a | 2コア (各コア 4レーン) | |
| GW5Ax 25K |
ソフトIP (GPIOベース) |
~ 1.5 Gbps | ~ 1.6 Gbps | ~ 0.8 Gsps* | ~ 1.0 Gsps* | ー |
| ハードIP | ~ 2.5 Gbps | ~ 2.5 Gbps | n/a | n/a | 1コア, 4レーン | |
| GW5AT 60K/15K |
ソフトIP (GPIOベース) |
~ 2.0 Gbps | ~ 2.0 Gbps | ~ 0.8 Gsps* | ~ 1.0 Gsps* | ー |
| ハードIP | ~ 2.5 Gbps | ~ 2.5 Gbps | ~ 2.5 Gsps | ~ 2.5 Gsps | D-PHY：1コア, 4レーン C-PHY：1コア, 3トリオ |
※ここでの数値は、今後のGOWINセミコンダクター社内での特性評価によって更新される可能性があります。
MIPI PHY ハードIP
GOWINセミコンダクター社は、GW1N-LV2 デバイスで最初の MIPI D-PHY RX ハードIPを開発しました。
この IPコアは MIPI D-PHY 仕様 V1.1 に準拠しており、最大受信データ レートは 1.5Gbps です。
Arora V FPGA ファミリでは、2.5Gbps の D-PHY V1.2 と 2.5Gsps(5.7Gbps) の C-PHY V1.1 の両方のハードIPを開発しました。
詳細な機能を次の表に示します。
| 主な機能 | GW5Ax-138 | GW5Ax-75K | GW5AT-60 | GW5Ax-25 | GW5AT-15 |
| MIPI D-PHY RX/TX、デスキュー機能付き | RX のみ | RX のみ | ✔ | ✔ | ✔ |
| SoT HS-Sync によるレシーバーイコライゼーション、ワードおよびレーンアライメント | ✔ | ✔ | ✔ | ✔ | ✔ |
| 一般的なソースシンクロナス高速インターフェースとして構成可能なPHY | ✔ | ✔ | ✔ | ✔ | ✔ |
| D-PHY の RX/TX パッド共有、4 データ レーン、レーンベースの構成モード | RX のみ | RX のみ | ✔ | ✔ | ✔ |
| MIPI C-PHY RX/TX パッド共有、最大 3Gsps、3トリオ | n/a | n/a | ✔ | n/a | ✔ |
GPIO ベースの MIPI ソフトPHY IP
GOWIN FPGA のプログラマブル IO (GPIO) は、外部受動抵抗ネットワークを利用してMIPIインターフェースをエミュレートできます。
GPIO ベースの MIPI ソフトPHY ソリューションを使用する大きな利点は、インターフェース実装の柔軟性です。
例えば、VR やドローン システムでは、入力として複数のカメラが必要となり、データが1つの出力に集約される場合があります。
昨今のSoCの中で、このような要件に対応できるものはほとんどありません。
MIPI D-PHY ソフト IP
下図は GPIO を使用して MIPI インターフェースをエミュレートするための受動抵抗ネットワークの実装例を示しています。
最大のパフォーマンスを達成するには、配線と信号の整合性をとることが非常に重要です。
MIPI C-PHY ソフト IP
GOWINセミコンダクター社は、革新的なアーキテクチャに基づく GPIO ベースの MIPI C-PHY ソリューションを提供する初のFPGA ベンダーです。
MIPI C-PHY ソフトIP は、Arora V ファミリでのみ使用できます。
下図は GOWIN の特許取得済みの GPIO ベースの MIPI CPHY ソフトIP のアーキテクチャを示しています。
下図は Arora-V GW5Ax-25 デバイスを使用した MIPI C-PHY ソフトIP のループバック テストの様子です。
テスト結果は、800Msps でのループバックが達成されたことを示しています。
下図は MIPI C-PHY ソフトIPの TX 400Msps/600Msps/700Msps でのアイダイアグラムです。
このテストでのPCBの配線長は最適化されていないため、配線長設計によって更に高速な速度が達成できると考えられます。
今後、さらに評価を実施する予定です。
MIPI M-PHY ソフト IP
従来のアナログ Serdes ベースの M-PHY デザインと比較して、GPIO ベースの M-PHY は電力、コストを大幅に削減し、柔軟性が高くなります。
これらの IP は現在開発中であり、Arora V ファミリのデバイスでサポートされる予定です。
以下のスペックををターゲットとしています。
- HS-G1: 1.25、1.45 Gb/s
- HS-G2: 2.5、2.9 Gb/s
MIPI A-PHY ソフト IP
これらの IP は現在開発中であり、Arora V ファミリのデバイスでサポートされる予定です。
以下のスペックをターゲットとしています。
- Gear Data rate G1 Uplink
GOWIN MIPI PHY 及び、プロトコル層の IPとリファレンス デザイン
GOWINセミコンダクター社は、GOWIN EDA の IPコア ジェネレーターを通じて、多くの PHY IP に加え、MIPI CSI-2 や MIPI DSI などのプロトコル層のソフトIP を提供します。
次の表は現在利用可能な IPおよびリファレンスデザインの一覧になります。
| IP | タイプ | デバイス | リファレンスデザイン リンク | ドキュメント リンク |
| MIPI_DPHY (Tx/Rx) | ハードIP | GW5AT | Contact Gowin Sales & FAE | GOWIN社Web(pdf) |
| MIPI_DPHY_RX | ハードIP | GW1N-2 / GW1NR-2 | Contact Gowin Sales & FAE | GOWIN社Web(pdf) |
| MIPI_TX_Advance | ソフトIP | ドキュメント参照 | GOWIN社Web(Zipファイルダウンロード) | GOWIN社Webページ |
| MIPI_RX_Advance | ソフトIP | ドキュメント参照 | GOWIN社Web(Zipファイルダウンロード) | GOWIN社Webページ |
| MIPI_DSI/CSI-2_Receiver | ソフトIP | All Device | GOWIN社Web(Zipファイルダウンロード) | GOWIN社Webページ |
| MIPI_DSI/CSI-2_Transmitter | ソフトIP | All Device | GOWIN社Web(Zipファイルダウンロード) | GOWIN社Webページ |
| MIPI_Byte-to-Pixel_Converter | ソフトIP | All Device | GOWIN社Web(Zipファイルダウンロード) | GOWIN社Webページ |
| MIPI_Pixel-to-Byte_Converter | ソフトIP | All Device | GOWIN社Web(Zipファイルダウンロード) | GOWIN社Webページ |
※MIPI C-PHY に関するIPは現在開発・評価中です。
GOWINセミコンダクター社の MIPI ハードコアIPは最適化された確かな性能を提供し、ソフトコアIPはFPGAのプログラマビリティを活用して多様なアプリケーションのニーズに適合する比類のない柔軟性を提供します。