高速PCI Express (PCIe) をFPGAで実現！ GOWIN Arora-V FPGAとPCIeコントローラIPのご紹介

GOWIN社のArora-V FPGAファミリーは多様なロジック規模と機能を備え、PCIeインターフェースの実装において、以下のシリーズが強力なソリューションを提供します。

１．GW5ATシリーズ
・最大12.5Gbpsに対応する高速SerDes（シリアライザ/デシリアライザ）を搭載。
・PCIeハードコア を内蔵しており、ロジックリソースを消費することなく、安定したPCIe Gen1/Gen2/Gen3の物理層（PHY）機能を実現。
・LUT規模: 15K, 60K, 75K, 138K
・MIPI D-PHY/C-PHYハードコアも搭載可能で、多機能なシステム構築に貢献。

２．その他のArora-Vシリーズ
・PCIeコントローラIP（ソフトIP）を利用することで、柔軟にPCIeインターフェースを実装可能（SerDes搭載デバイス推奨）。

★Arora-Vファミリーは先進の22nmプロセスを採用しており、高性能ながらも優れた電力効率を実現。PCIeのような高速インターフェースを搭載するシステムの低消費電力化に貢献します。

PCIeコントローラ 機能ブロック図

GOWINは、Arora-V FPGA向けに最適化されたPCI Express Controller IPを提供しています。このIPコアは、PCIeのデータリンク層およびトランザクション層の機能を提供し、ハードコアPHY（GW5ATシリーズ）またはソフトPHY（高性能SerDesを利用）と組み合わせて使用します。

主な特長

１．PCIe規格準拠:
・PCI Express Base Specification Rev. 3.0/2.0/1.1 に準拠。
・Gen1 (2.5 GT/s)、Gen2 (5.0 GT/s)、Gen3 (8.0 GT/s) の各データレートに対応。
２．多様な動作モード:
・Endpoint (EP) モード: 拡張カードや周辺デバイスとしての実装に対応。
・Root Port (RP) モード: ホストシステム側としての実装に対応。
３．柔軟なレーン構成:
・x1, x2, x4, x8 のレーン幅をサポート。アプリケーションに必要な帯域幅に応じて選択可能です。
４．シンプルなユーザーインターフェース:
・内部ロジックとの接続には、業界標準の AXI4-Streamインターフェース を採用。設計の簡素化と高い相互接続性を実現します。
５．容易なコンフィグレーション:
・GOWIN EDA開発ツール内のIP Core Generatorを使用して、GUIベースで動作モード、データレート、レーン幅、バッファサイズなどを容易に設定できます。
６．ハードコアPHY連携 (GW5AT):
・GW5ATシリーズのPCIeハードコアPHYとシームレスに連携し、最適なパフォーマンスと低リソース使用率を実現します。

GOWIN Arora-V FPGAとPCIeコントローラIPは、その高速性、柔軟性、低消費電力といった特長を活かし、以下のような幅広いアプリケーションで活用いただけます。さらにGOWINセミコンダクターは、Arora-V FPGAおよびPCIeコントローラIPを用いた開発をスムーズに進めるための包括的なサポートを提供します。

・統合開発環境 (IDE)
Gowin EDA: 設計入力、論理合成、配置配線、タイミング解析、ビットストリーム生成、デバッグまでをサポートする無償の開発ツールで、IP Core Generatorも含まれます。

・ドキュメント
Arora-V FPGA データシート
Gowin PCI Express Controller IP User Guide
アプリケーションノート、ユーザーガイド

・リファレンスデザイン
PCIeを活用した具体的なリファレンスデザインの提供を予定しています。（詳細は弊社までお問い合わせください。）