FPGAで高速差動信号伝送を実現！ GOWIN-FPGA LVDS(IP)活用法のご紹介

FPGAを用いて差動インターフェイスを実現する場合、デバイス選定時のポイントは大きく二つあります。
・差動信号を入出力できるI/Oピンがある
・PLLが利用できる

FPGAでLVDSが多用される理由は、この二つのポイントを満足させながら、高速性と柔軟性を両立できる点にあります。

①高速インターフェースの実現
最近のイメージセンサー、高解像度ディスプレイ、高速ADC/DAC、SerDesなど、多くの高速デバイスがLVDS（またはそれに類する差動インターフェース）を採用しており、FPGAでこれらのデバイスと接続する際にLVDSは不可欠になっています。
②I/Oの柔軟な割り当て
FPGAの多くのI/OピンはLVDSペアとして設定可能であり、設計の自由度を高めることができます。
③カスタムロジックとの連携
FPGA内部のお客様カスタムロジックとLVDSインターフェース（およびPLL）を密接に連携させ、プロトコル変換やリアルタイムデータ処理などを効率的に行うことができます。

FPGA内蔵LVDSインターフェイス（例）

GOWIN FPGAでLVDSインターフェースを構成する際は、「True LVDS」と「Emulated LVDS」の2つの方式があります。

True LVDS 
FPGAのI/Oブロック内に、LVDS規格に準拠した専用のドライバおよびレシーバ回路（バッファ）がハードウェアとして内蔵されている方式です。
LVDS規格に最適化されているため、安定した電気的特性、高速性能、低消費電力が期待できます。外部部品も少なくて済みます。特定のバンクではオンチップの100Ω入力差動終端抵抗をサポートします 。
Emulated LVDS 
標準的なシングルエンドI/O（例: LVCMOS等）を2本使用し、外部に抵抗ネットワークを付加することで、LVDSに近い差動信号を送受信する方式です 。True LVDSに対応していないI/Oピン、あるいはTrue LVDSの数が不足している場合でも、差動信号伝送路を構成できる柔軟性があります。ただし、True LVDSに比べて電気的特性が規格に完全に準拠しない場合があり、性能（速度、ノイズ耐性、EMI）が劣る場合があります。また、外部部品が必要となります。LVDS設計時の注意点と最適手法の一例を下記に記載します。

LVDS設計における最適手法

LVDSは、その高速性、耐ノイズ性、低EMI、低消費電力というバランスの取れた特性により、多くのアプリケーションで活用されています。
特に、高解像度化・高速化が進むディスプレイやカメラ、ますます高性能化するADC/DAC、そして複雑化するシステム内部のデータ伝送において、LVDSの価値は揺るぎません。
GOWINセミコンダクターは、True LVDSおよびEmulated LVDSに対応した柔軟なGPIO、専用のLVDS 7to1 TX/RXリファレンスデザイン、そして使いやすい統合開発環境Gowin EDAを提供することで、お客様のLVDSインターフェース設計をサポートします。

アプリケーション例

関連情報